Text preview for : 4194.pdf part of Motorola 4194 4-Bit Bidirectional Universal Shift Register
Back to : 4194.pdf | Home
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
MC14194B 4-Bit Bidirectional Universal Shift Register
The MC14194B is a 4╜bit static shift register capable of operating in the parallel load, serial shift left, serial shift right, or hold mode. The asynchronous Reset input, when at a low level, overrides all other inputs, resets all stages, and forces all outputs low. When Reset is at a logic 1 level, the two mode control inputs, S0 and S1, control the operating mode as shown in the truth table. Both serial and parallel operation are triggered on the positive╜going transition of the Clock input. The Parallel Data, Data Shift, and mode control inputs must be stable for the specified setup and hold times before and after the positive╜going Clock transition. ╥ ╥ ╥ ╥ Synchronous Right/Left Serial Operation Synchronous Parallel Load Asynchronous Hold (Do Nothing) Mode Functional Pin for Pin Equivalent of LS194
L SUFFIX CERAMIC CASE 620
P SUFFIX PLASTIC CASE 648
D SUFFIX SOIC CASE 751B
ORDERING INFORMATION
MC14XXXBCP MC14XXXBCL MC14XXXBD Plastic Ceramic SOIC
ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн н н ннннннннннннннннннннн н н н ннннннннннннннннннннн н нннннннн н н н ннннннннннннннннннннн ннннннннннннннннннн нннннннннннннн н ннннннннннннннннннннн нннннннннннннннннн н н ннннннннннннннннннннн нннн ннннннннннннннннннннн н н ннннннннннннннннннннн
MAXIMUM RATINGS* (Voltages Referenced to VSS)
Symbol VDD Parameter DC Supply Voltage Value Unit V V ╜ 0.5 to + 18.0 Vin, Vout Iin, Iout PD Input or Output Voltage (DC or Transient) ╜ 0.5 to VDD + 0.5 ╠ 10 500 Input or Output Current (DC or Transient), per Pin Power Dissipation, per Package Storage Temperature mA mW Tstg TL ╜ 65 to + 150 260
TA = ╜ 55╟ to 125╟C for all packages.
_C _C
Lead Temperature (8╜Second Soldering)
* Maximum Ratings are those values beyond which damage to the device may occur. Temperature Derating: Plastic "P and D/DW" Packages: ╜ 7.0 mW/_C From 65_C To 125_C Ceramic "L" Packages: ╜ 12 mW/_C From 100_C To 125_C
LOGIC DIAGRAM
3 DP0 S1 10 S0 DSR 9 2 7 DSL 4 DP1 5 6 DP2 DP3
VDD = PIN 16 VSS = PIN 8 DQ CR CLOCK 11 RESET 1 Q0 15
REV 3 1/94
D Q CR
D Q CR
D Q CR
Q1 14
Q2 13
Q3 12
╘MC14194B 1995 Motorola, Inc. 284
MOTOROLA CMOS LOGIC DATA
нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н ннн н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н нннннннннннннннннннннннннннннннннн н н н н н н ннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннн н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н ннн н н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннн нннн н ннн ннннннннннннннннн н н н н н н н н н н нннннннннннннннннннннннннннннннннн н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н ннннн нннннн нннн н н н н н н н н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
** The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
To calculate total supply current at loads other than 50 pF:
IT(CL) = IT(50 pF) + (CL ╜ 50) Vfk where: IT is in ╣A (per package), CL in pF, V = (VDD ╜ VSS) in volts, f in kHz is input frequency, and k = 0.002.
ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
Total Supply Current** (Dynamic plus Quiescent, Per Package) (CL = 50 pF on all outputs, all buffers switching)
Quiescent Current (Per Package)
Input Capacitance (Vin = 0)
Input Current
Output Drive Current (VOH = 2.5 Vdc) (VOH = 4.6 Vdc) (VOH = 9.5 Vdc) (VOH = 13.5 Vdc)
Input Voltage "0" Level (VO = 4.5 or 0.5 Vdc) (VO = 9.0 or 1.0 Vdc) (VO = 13.5 or 1.5 Vdc)
Output Voltage Vin = VDD or 0
MOTOROLA CMOS LOGIC DATA
This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS (Vin or Vout) VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open. (VO = 0.5 or 4.5 Vdc) (VO = 1.0 or 9.0 Vdc) (VO = 1.5 or 13.5 Vdc) Vin = 0 or VDD (VOL = 0.4 Vdc) (VOL = 0.5 Vdc) (VOL = 1.5 Vdc) Characteristic "1" Level "1" Level "0" Level Source Sink Symbol VOH VOL IOH IDD VIH IOL Cin VIL Iin IT VDD Vdc 5.0 10 15 5.0 10 15 5.0 10 15 5.0 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 5.0 10 15 15 -- ╜ 3.0 ╜ 0.64 ╜ 1.6 ╜ 4.2 4.95 9.95 14.95 0.64 1.6 4.2 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- ╜ 55_C 0.05 0.05 0.05 Max ╠ 0.1 5.0 10 20 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- -- ╜ 2.4 ╜ 0.51 ╜ 1.3 ╜ 3.4 4.95 9.95 14.95 0.51 1.3 3.4 IT = (0.95 ╣A/kHz) f + IDD IT = (1.90 ╣A/kHz) f + IDD IT = (2.90 ╣A/kHz) f + IDD Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- ╠ 0.00001 ╜ 4.2 ╜ 0.88 ╜ 2.25 ╜ 8.8 Typ # 0.005 0.010 0.015 25_C 0.88 2.25 8.8 2.75 5.50 8.25 2.25 4.50 6.75 5.0 5.0 10 15 0 0 0 ╠ 0.1 0.05 0.05 0.05 Max 5.0 10 20 7.5 1.5 3.0 4.0 -- -- -- -- -- -- -- -- -- -- -- -- -- DSR VSS DP1 DP0 DSL DP3 DP2 R ╜ 1.7 ╜ 0.36 ╜ 0.9 ╜ 2.4 4.95 9.95 14.95 8 7 6 5 4 3 2 1 0.36 0.9 2.4 Min 3.5 7.0 11 -- -- -- -- -- -- -- -- -- -- -- 125_C 10 12 13 14 15 16 11 9
PIN ASSIGNMENT
0.05 0.05 0.05
Max
╠ 1.0
150 300 600
1.5 3.0 4.0
--
-- -- --
-- -- -- --
-- -- --
-- -- --
MC14194B 285
S0 S1 C Q3 Q2 Q1 VDD mAdc mAdc ╣Adc ╣Adc ╣Adc Unit Vdc Vdc Vdc Vdc pF Q0
нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н ннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн нннннннннннннннннннннннннннннннннн н н н н н н нннннннннннннннннннннннннннннннннн
* The formulas given are for the typical characteristics only at 25_C. #Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
SWITCHING CHARACTERISTICS* (CL = 50 pF, TA = 25_C)
Reset Removal Time
Hold Time Data to Clock
Setup Time Data to Clock
Clock Pulse Rise and Fall Time
Clock Pulse Frequency (Shift Right or Left Mode)
Reset Pulse Width
Reset to Q tPHL = (0.9 ns/pF) CL + 305 ns tPHL = (0.36 ns/pF) CL + 122 ns tPHL = (0.26 ns/pF) CL + 97 ns Clock Pulse Width
Propagation Delay Time Clock to Q tPLH, tPHL = (0.9 ns/pF) CL + 230 ns tPLH, tPHL = (0.36 ns/pF) CL + 92 ns tPLH, tPHL = (0.26 ns/pF) CL + 72 ns
Output Rise and Fall Time tTLH, tTHL = (1.35 ns/pF) CL + 32 ns tTLH, tTHL = (0.6 ns/pF) CL + 20 ns tTLH, tTHL = (0.4 ns/pF) CL + 20 ns
MC14194B 286
Mode Control (S) to Clock Mode Control (S) to Clock X = Don't Care tn+1 = State after the next positive╜going transition of the clock. Parallel Shift Right Shift Left Hold Characteristic Operating Mode S1 1 1 0 0 1 1 0 S0 1 1 1 1 0 0 0 Inputs (Reset = 1) DSR X X X X X 1 0
TRUTH TABLE
tTLH, tTHL
tTLH, tTHL
tPLH,tPHL
Symbol
tPHL
trem
tWH
tWH
tsu
fcl
th
DSL
X
X
X
X
X
1
0
DP0╜3
X
X
X
X
X
1
0
VDD Vdc
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
5.0 10 15
Q1
Q1
Q0
Q0
1
0
1
0
Min
300 110 80
180 50 35
200 75 55
180 70 50
280 110 85
10 20 40
-- -- --
-- -- --
-- -- --
-- -- --
-- -- --
0 0 0
Q0
Q0
Q2
Q2
Q1
Q1
1
0
Outputs (@ tn+1)
MOTOROLA CMOS LOGIC DATA
Q1 Q1 Q3 Q3 Q2 Q2 1 0 Typ # ╜ 8.0 0 9.0 ╜ 40 ╜ 27 ╜ 20 100 36 27 140 55 40 350 140 110 275 110 85 100 50 40 3.6 9.0 12 90 25 10 90 35 26 -- -- -- 150 55 40 Q2 Q2 Q3 Q3 1 0 1 0 Max 700 280 220 550 220 170 200 100 80 1.8 4.5 6.0 15 5 4 -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- MHz Unit ╣s ns ns ns ns ns ns ns ns ns ns
Parallel Load
VDD 16 3 4 5 6 11 2 7 9 10 1 DP0 DP1 DP2 DP3 CLOCK DSR DSL S0 S1 R 8 Q0 15 CL Q1 14 CL Q2 13 CL Q3 12 CL VSS PULSE GENERATOR
Serial Load
VDD 16 3 4 5 6 11 2 7 9 10 1 DP0 DP1 DP2 DP3 CLOCK DSR DSL S0 S1 R 8 Q0 15 CL Q1 14 CL Q2 13 CL Q3 12 CL VSS
PULSE GENERATOR
NOTE: Interchange DSR with DSL and S0 with S1 for testing shift left. 20 ns DPn DSR DSL 20 ns 90% 50% 10% tsu CLOCK 50% tWH(cl) tPLH Qn 90% 50% 10% tTLH 1/fcl tPHL th tsu VDD th VSS VDD VSS VOH VOL tTHL tPHL 50% tWL trem VDD VSS
RESET
Figure 1. Switching Time Test Circuits and Waveforms
VDD 16 3 4 5 6 11 2 7 9 10 1 DP0 DP1 DP2 DP3 CLOCK DSR DSL S0 S1 R 8 Q0 15 CL Q1 14 CL Q2 13 CL Q3 12 CL VSS 500 ╣F Qn DSR 20 ns CLOCK 90% 50% 1/f 20 ns VDD 10% VSS VDD VSS VOH VOL
PULSE GENERATOR
ID
Figure 2. Dynamic Power Dissipation Test Circuit and Waveforms
MOTOROLA CMOS LOGIC DATA
MC14194B 287
OUTLINE DIMENSIONS
L SUFFIX CERAMIC DIP PACKAGE CASE 620╜10 ISSUE V
╜A╜
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL. 4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY. DIM A B C D E F G H K L M N INCHES MIN MAX 0.750 0.785 0.240 0.295 ╜╜╜ 0.200 0.015 0.020 0.050 BSC 0.055 0.065 0.100 BSC 0.008 0.015 0.125 0.170 0.300 BSC 0_ 15 _ 0.020 0.040 MILLIMETERS MIN MAX 19.05 19.93 6.10 7.49 ╜╜╜ 5.08 0.39 0.50 1.27 BSC 1.40 1.65 2.54 BSC 0.21 0.38 3.18 4.31 7.62 BSC 0_ 15 _ 0.51 1.01
╜B╜
1 8
C
L
╜T╜
SEATING PLANE
N E F D G
16 PL
K M J
16 PL
0.25 (0.010)
M
M
T B
S
0.25 (0.010)
T A
S
P SUFFIX PLASTIC DIP PACKAGE CASE 648╜08 ISSUE R
╜A╜
16 9 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. DIM A B C D F G H J K L M S INCHES MIN MAX 0.740 0.770 0.250 0.270 0.145 0.175 0.015 0.021 0.040 0.70 0.100 BSC 0.050 BSC 0.008 0.015 0.110 0.130 0.295 0.305 0_ 10 _ 0.020 0.040 MILLIMETERS MIN MAX 18.80 19.55 6.35 6.85 3.69 4.44 0.39 0.53 1.02 1.77 2.54 BSC 1.27 BSC 0.21 0.38 2.80 3.30 7.50 7.74 0_ 10 _ 0.51 1.01
B
1 8
F S
C
L
╜T╜ H G D
16 PL
SEATING PLANE
K
J T A
M
M
0.25 (0.010)
M
MC14194B 288
MOTOROLA CMOS LOGIC DATA
OUTLINE DIMENSIONS
D SUFFIX PLASTIC SOIC PACKAGE CASE 751B╜05 ISSUE J
╜A╜
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION. MILLIMETERS MIN MAX 9.80 10.00 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50 INCHES MIN MAX 0.386 0.393 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.229 0.244 0.010 0.019
16
9
╜B╜
1 8
P
8 PL
0.25 (0.010)
M
B
S
G F
K C ╜T╜
SEATING PLANE
R
X 45 _
M D
16 PL M
J
0.25 (0.010)
T B
S
A
S
DIM A B C D F G J K M P R
Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer. How to reach us: USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036. 1╜800╜441╜2447 or 602╜303╜5454 MFAX: [email protected] ╜ TOUCHTONE 602╜244╜6609 INTERNET: http://Design╜NET.com
JAPAN: Nippon Motorola Ltd.; Tatsumi╜SPD╜JLDC, 6F Seibu╜Butsuryu╜Center, 3╜14╜2 Tatsumi Koto╜Ku, Tokyo 135, Japan. 03╜81╜3521╜8315 ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852╜26629298
MOTOROLA CMOS LOGIC DATA
*MC14194B/D*
MC14194B MC14194B/D 289