Text preview for : asus_k52n_r1.0_schematics.pdf part of asus k52n r1.0 schematics asus Motherboard Материнская плата Asus K52N asus_k52n_r1.0_schematics.pdf
Back to : asus_k52n_r1.0_schematics | Home
5 4 3 2 1
1.5A
CPU_VLDT U0301A CPU_VLDT
D1 VLDT_A2 HT LINK VLDT_B1 AE2
D2 VLDT_A3 VLDT_B2 AE3
D3 VLDT_A1 VLDT_B3 AE4
D4 VLDT_A4 VLDT_B4 AE5
HT_CPU_RXD0 E3 AD1 HT_CPU_TXD0
D HT_CPU_RXD#0 L0_CADIN_H[0] L0_CADOUT_H[0] HT_CPU_TXD#0 D
E2 L0_CADIN_L[0] L0_CADOUT_L[0] AC1
HT_CPU_RXD1 E1 AC2 HT_CPU_TXD1
HT_CPU_RXD#1 L0_CADIN_H[1] L0_CADOUT_H[1] HT_CPU_TXD#1
F1 L0_CADIN_L[1] L0_CADOUT_L[1] AC3
HT_CPU_RXD2 G3 AB1 HT_CPU_TXD2
HT_CPU_RXD#2 L0_CADIN_H[2] L0_CADOUT_H[2] HT_CPU_TXD#2
G2 L0_CADIN_L[2] L0_CADOUT_L[2] AA1
HT_CPU_RXD3 G1 AA2 HT_CPU_TXD3
HT_CPU_RXD#3 L0_CADIN_H[3] L0_CADOUT_H[3] HT_CPU_TXD#3
H1 L0_CADIN_L[3] L0_CADOUT_L[3] AA3
HT_CPU_RXD4 J1 W2 HT_CPU_TXD4
HT_CPU_RXD#4 L0_CADIN_H[4] L0_CADOUT_H[4] HT_CPU_TXD#4
K1 L0_CADIN_L[4] L0_CADOUT_L[4] W3
HT_CPU_RXD5 L3 V1 HT_CPU_TXD5
HT_CPU_RXD#5 L0_CADIN_H[5] L0_CADOUT_H[5] HT_CPU_TXD#5
L2 L0_CADIN_L[5] L0_CADOUT_L[5] U1
HT_CPU_RXD6 L1 U2 HT_CPU_TXD6
HT_CPU_RXD#6 L0_CADIN_H[6] L0_CADOUT_H[6] HT_CPU_TXD#6
M1 L0_CADIN_L[6] L0_CADOUT_L[6] U3
HT_CPU_RXD7 N3 T1 HT_CPU_TXD7
HT_CPU_RXD#7 L0_CADIN_H[7] L0_CADOUT_H[7] HT_CPU_TXD#7
N2 L0_CADIN_L[7] L0_CADOUT_L[7] R1
HT_CPU_RXD8 E5 AD4 HT_CPU_TXD8
HT_CPU_RXD#8 L0_CADIN_H[8] L0_CADOUT_H[8] HT_CPU_TXD#8
F5 L0_CADIN_L[8] L0_CADOUT_L[8] AD3
HT_CPU_RXD9 F3 AD5 HT_CPU_TXD9
10 HT_CPU_RXD[0..15] L0_CADIN_H[9] L0_CADOUT_H[9] HT_CPU_TXD[0..15] 10
HT_CPU_RXD#9 F4 AC5 HT_CPU_TXD#9
HT_CPU_RXD10 L0_CADIN_L[9] L0_CADOUT_L[9] HT_CPU_TXD10
G5 L0_CADIN_H[10] L0_CADOUT_H[10] AB4
HT_CPU_RXD#10 H5 AB3 HT_CPU_TXD#10
10 HT_CPU_RXD#[0..15] L0_CADIN_L[10] L0_CADOUT_L[10] HT_CPU_TXD#[0..15] 10
HT_CPU_RXD11 H3 AB5 HT_CPU_TXD11
HT_CPU_RXD#11 L0_CADIN_H[11] L0_CADOUT_H[11] HT_CPU_TXD#11
H4 L0_CADIN_L[11] L0_CADOUT_L[11] AA5
C
HT_CPU_RXD12 K3 Y5 HT_CPU_TXD12 C
HT_CPU_RXD#12 L0_CADIN_H[12] L0_CADOUT_H[12] HT_CPU_TXD#12
K4 L0_CADIN_L[12] L0_CADOUT_L[12] W5
HT_CPU_RXD13 L5 V4 HT_CPU_TXD13
HT_CPU_RXD#13 L0_CADIN_H[13] L0_CADOUT_H[13] HT_CPU_TXD#13
M5 L0_CADIN_L[13] L0_CADOUT_L[13] V3
HT_CPU_RXD14 M3 V5 HT_CPU_TXD14
HT_CPU_RXD#14 L0_CADIN_H[14] L0_CADOUT_H[14] HT_CPU_TXD#14
M4 L0_CADIN_L[14] L0_CADOUT_L[14] U5
HT_CPU_RXD15 N5 T4 HT_CPU_TXD15
HT_CPU_RXD#15 L0_CADIN_H[15] L0_CADOUT_H[15] HT_CPU_TXD#15
P5 L0_CADIN_L[15] L0_CADOUT_L[15] T3
HT_CPU_RX_CLK0 J3 Y1 HT_CPU_TX_CLK0
10 HT_CPU_RX_CLK0 L0_CLKIN_H[0] L0_CLKOUT_H[0] HT_CPU_TX_CLK0 10
HT_CPU_RX_CLK#0 J2 W1 HT_CPU_TX_CLK#0
10 HT_CPU_RX_CLK#0 L0_CLKIN_L[0] L0_CLKOUT_L[0] HT_CPU_TX_CLK#0 10
HT_CPU_RX_CLK1 J5 Y4 HT_CPU_TX_CLK1
10 HT_CPU_RX_CLK1 L0_CLKIN_H[1] L0_CLKOUT_H[1] HT_CPU_TX_CLK1 10
HT_CPU_RX_CLK#1 K5 Y3 HT_CPU_TX_CLK#1
10 HT_CPU_RX_CLK#1 L0_CLKIN_L[1] L0_CLKOUT_L[1] HT_CPU_TX_CLK#1 10
HT_CPU_RX_CTL0 N1 R2 HT_CPU_TX_CTL0
10 HT_CPU_RX_CTL0 L0_CTLIN_H[0] L0_CTLOUT_H[0] HT_CPU_TX_CTL0 10
HT_CPU_RX_CTL#0 P1 R3 HT_CPU_TX_CTL#0
10 HT_CPU_RX_CTL#0 L0_CTLIN_L[0] L0_CTLOUT_L[0] HT_CPU_TX_CTL#0 10
HT_CPU_RX_CTL1 P3 T5 HT_CPU_TX_CTL1
10 HT_CPU_RX_CTL1 L0_CTLIN_H[1] L0_CTLOUT_H[1] HT_CPU_TX_CTL1 10
HT_CPU_RX_CTL#1 P4 R5 HT_CPU_TX_CTL#1
10 HT_CPU_RX_CTL#1 L0_CTLIN_L[1] L0_CTLOUT_L[1] HT_CPU_TX_CTL#1 10
SOCKET638
Change P/N to 12G011306380
071113
B B
CPU_VLDT
+1.1VS Do not cross plane.
1MM_OPEN_5MIL
JP301
1 1 2 2
1
1
1
1
C0305 C0306 C0308 C0307
1
1
1
C0302 C0303 C0304 180PF/50V 180PF/50V
c0805_h37 c0805_h37 c0805_h37 0.1UF/16V 0.1UF/16V
2
2
2
2
10UF/6.3V 10UF/6.3V 10UF/6.3V
2
2
2
Place close to socket
C26 D26 E26 F26 G26 H26 J26 K26 L26 M26 N26 P26 R26 T26 U26 V26 W26 Y26 AA26 AB26 AC26 AD26
B25 C25 D25 E25 F25 G25 H25 J25 K25 L25 M25 N25 P25 R25 T25 U25 V25 W25 Y25 AA25 AB25 AC25 AD25 AE25
A24 B24 C24 D24 E24 F24 G24 H24 J24 K24 L24 M24 N24 P24 R24 T24 U24 V24 W24 Y24 AA24 AB24 AC24 AD24 AE24 AF24
GND A23
A22
B23
B22
C23
C22
D23
D22
E23
E22
F23
F22
G23
G22
H23
H22
J23
J22
K23
K22
L23
L22
M23
M22
N23
N22
P23
P22
R23
R22
T23
T22
U23
U22
V23
V22
W23
W22
Y23
Y22
AA23
AA22
AB23
AB22
AC23
AC22
AD23
AD22
AE23
AE22
AF23
AF22
GND A21
A20
B21
B20
C21
C20
D21
D20
E21
E20
F21
F20
G21 H21
H20
J21
J20
K21
K20
L21
L20
M21
M20
N21
N20
P21
P20
R21
R20
T21
T20
U21
U20
V21
V20
W21 Y21
Y20
AA21
AA20
AB21
AB20
AC21
AC20
AD21
AD20
AE21
AE20
AF21
AF20
A19 B19 C19 D19 E19 F19 H19 J19 K19 L19 M19 N19 P19 R19 T19 U19 V19 Y19 AA19 AB19 AC19 AD19 AE19 AF19
A18 B18 C18 D18 E18 F18 G18 H18 J18 K18 L18 M18 N18 P18 R18 T18 U18 V18 W18 Y18 AA18 AB18 AC18 AD18 AE18 AF18
A17 B17 C17 D17 E17 F17 G17 H17 J17 K17 L17 M17 N17 P17 R17 T17 U17 V17 W17 Y17 AA17 AB17 AC17 AD17 AE17 AF17
A16 B16 C16 D16 E16 F16 G16 H16 J16 K16 L16 M16 N16 P16 R16 T16 U16 V16 W16 Y16 AA16 AB16 AC16 AD16 AE16 AF16
A15 B15 C15 D15 E15 F15 G15 H15 J15 K15 L15 T15 U15 V15 W15 Y15 AA15 AB15 AC15 AD15 AE15 AF15
A14 B14 C14 D14 E14 F14 G14 H14 J14 K14 L14 T14 U14 V14 W14 Y14 AA14 AB14 AC14 AD14 AE14 AF14
A13 B13 C13 D13 E13 F13 G13 H13 J13 K13 L13 T13 U13 V13 W13 Y13 AA13 AB13 AC13 AD13 AE13 AF13
A12 B12 C12 D12 E12 F12 G12 H12 J12 K12 L12 T12 U12 V12 W12 Y12 AA12 AB12 AC12 AD12 AE12 AF12
A11 B11 C11 D11 E11 F11 G11 H11 J11 K11 L11 M11 N11 P11 R11 T11 U11 V11 W11 Y11 AA11 AB11 AC11 AD11 AE11 AF11
A10 B10 C10 D10 E10 F10 G10 H10 J10 K10 L10 M10 N10 P10 R10 T10 U10 V10 W10 Y10 AA10 AB10 AC10 AD10 AE10 AF10
A9 B9 C9 D9 E9 F9 G9 H9 J9 K9 L9 M9 N9 P9 R9 T9 U9 V9 W9 Y9 AA9 AB9 AC9 AD9 AE9 AF9
A * If VLDT is connected only on one side, A
A8 B8 C8 D8 E8 F8 H8 J8 K8 L8 M8 N8 P8 R8 T8 U8 V8 W8 AA8 AB8 AC8 AD8 AE8 AF8
A7 B7 C7 D7 E7 F7 H7 J7 K7 L7 M7 N7 P7 R7 T7 U7 V7 W7 AA7 AB7 AC7 AD7 AE7 AF7
A6 B6 C6 D6 E6 F6 G6 H6 J6 K6 L6 M6 N6 P6 R6 T6 U6 V6 W6 Y6 AA6 AB6 AC6 AD6 AE6 AF6
one 4.7uF cap should be added to A5
A4
A3
B5
B4
B3
C5
C4
C3
D5
D4
D3
E5
E4
E3
F5
F4
F3
G5
G4
G3
H5
H4
H3
J5
J4
J3
K5
K4
K3
L5
L4
L3
M5
M4
M3
N5
N4
N3
P5
P4
P3
R5
R4
R3
T5
T4
T3
U5
U4
U3
V5
V4
V3
W5
W4
W3
Y5
Y4
Y3
AA5
AA4
AA3
AB5
AB4
AB3
AC5
AC4
AC3
AD5
AD4
AD3
AE5
AE4
AE3
AF5
AF4
the island side A1