Text preview for : i405.pdf part of some brands - algumas marcas some schematic motherboards notebooks downloaded from www.freeservicemanuals.net. alguns esquemas placa-mae e notebook baixados de www.freeservicemanuals.net.
Back to : Notebook_MB schematic.par | Home
I405
12 #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$% #$% # # # #% #& # #' #( # #) # # # #% #& # #' #( # #) # # # #% #& # #' #( # #) #% #% #% #%% #%& #% #%' #%( #% #%) #& #& #& #&% #&& #& #&' #&( #& #&) # # # #% #& # #' #( # #) #' #' #' #'%
NET CHANGE
HOST_ADDRESS MCH <--> CPU
2"~10"+/-200mil REF. TO GND
HOST_DATA MCH <--> CPU
2"~10"+/-100mil REF. TO GND
:% /
=1'
!
!
!
!
!
!
#
4&($
+
!
!
!
" # " # " # " #
" " " "
"
$# $# $# $#
$# " " " " % %
# # # #
# # # #
" " "# # # # " "# " "# # # # # # %# # # "# "# "# # " # % " %%# " # "# # # %% # " " & & " " " "! " " "
" "
#,-./ #,-./ #,-./ #,-./% #,-./&
HOST --> GTerm
FSB DATA ) &1 ' &1 &1 %& &1 &% &1 ) &1
+ '& /&( ( + )% +
& &(
+
#*+ #*+ #*+ #*+% :+ :+ :+ :+% :+&
Assignment to DATA CPU <--> MCH D[0..15]# D[16..31]# D[32..47]# D[48..63]#
:1
12
:1
:1 12% & + &( + ' + ( +
North Decoupling
&% & '' (
HOST --> VRM
HOST <--> ITP
CPU <--> MCH
012 % 012/ % #,/ #,/ #,/
HOST <-- CLOCK
! !
CPU <--> MCH
HOST_ADDRESS_PARITY ->NC -- NOT SUPPORT HOST --> HTrem
" " " " " " " # # # ! " ! " " !! "" $ %
#,$*/ #,$*/ #,*1/ #,*1/ #,*1/ #,*1/% #,*/ #,*/ #,*/ #,*/% + ( 3+ ( 4-/ ( 150/ ( #,++/ ( #,*6/ #,6/ #,6/ #,$/ #,50/ #,*-./ #,*/ #,#+/ #,#+3/ #,*1+/ #,-4-/
CPU <--> MCH HOST ADDRESS Storbe REQ[0..4],A[16..3]# A[35..17]# D[0..15]# D[16..31]# D[32..47]# D[48..63]# D[0..15]# D[16..31]# D[32..47]# D[48..63]# CPU <--> MCH HOST_DATA_Strobe Wide->7mil,space->10mil,Max Length->12000mil Trace Length -- See Figure 1
Wide->7mil,space->10mil,Max Length->12000mil 4*
! !
! !
! !
" " "%
4&(*
! !
! !
! !
FSB ADDR&CNTL &1 % &1 %) &1 ( &1
!
!
!
!
! !
!
:1
#
4<';%: +
4*'
#
% ::+
)
4<';%: +
wide->7mil, space->13mil
SET 1.2V
%#
!
! !
!
!
South Decoupling
' +
+
+ & + ' + (' + +
& ') ()
+ +
+
+
+
+
P1IN/SAGND need close together and parallel and ground guards.
1+ $7
Wide->10mil,Space->10mil,Max Length->8000mil Trace Length -- See Figure Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Wide->7mil,space->10mil,Max Trace Length -- See Figure 1 Length->12000mil Length->12000mil Length->12000mil Length->12000mil 2
+7-/ ( 83+/ ( 0,$3/ ( 51/ ( 19,7 ( #,12/
:1
% *-5
BSEL1 100Mhz 133Mhz 0 0
BSEL0 0 1
#-$- 8
PLACE AT ICH END OF ROUTE
:1 0+1 % 0+1/ % ( ' '' ' ' %
4&(/
%
0,1& )
PLACE AT CPU END OF ROUTE ! !
& % )
:1
* *
0,1& &
CAD NOTES: 12MIL TRACE 20MIL SPACE
:1
AGTL+Vref
Trace Space --> 20mil Trace Wide --> 12mil H_GTLREF3 TRACE LENGTH < 1500mil GTerm --> HOST
0,1&
0 '
' &);)*
Trace Space --> 20mil Trace Wide --> 12mil H_GTLREF2 TRACE LENGTH < 1500mil GTerm --> HOST
) &);)*
PLACE THESE OUTSIDE SOCKET CAVITY Place close to the CPU Pin
:1 % ,1&
NA
' !!
( *
1
) 1
1
% *
%& 1
1
( 1
:1 '% %& / (
!
PLACE INSIDE CPU CAVITY PLACE CAP CLOSE THE RES. DIVIDER 1.7V*(100/100+49.9)=1.7V*0.667=1.1339V
PLACE INSIDE CPU CAVITY
&
%);* (
"
PLACE CAP CLOSE THE RES. DIVIDER 1.7V*(100/100+49.9)=1.7V*0.667=1.1339V
&
'
PLACE CLOSE TO CPU SOCKET
!
CAD NOTE: 5MIL TRACE 15MIL SPACE ! ! $!
: (( <: + & ) () &;* &;* &;)* &;)* :
#!
CAD NOTE:NEAR THE MCH (<500MIL)
:1
! ! ! !
2$
% '% '& && && &&'
&1 &1 &1 &1 &1 2* 2 & & & & & & & & & & & & & 3#$$ 3#$$ 3#$$ 3#$$% 3#$$& 3#$$ 3#$$' 3#$$( 3#$$ 3#$$) 3#$$ 3#$$ 3#$$
'
CAD NOTE: 10MIL TRACE 7MIL SPACE
%* & * %1 %1
#$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$ #$ #$ #$% #$& #$ #$' #$( #$ #$) #$% #$%
% %
# # # #% #& # #' #( # #) # # # #% #& # #' #( # #) # # # #% #& # #' #( # #) #% #% #% #%% #%& #% #%' #%( #% #%) #& #& #& #&% #&& #& #&' #&( #& #&) # # # #% #& # #' #( # #) #' #' #' #'% #,-./ #,-./ #,-./ #,-./% #,-./& #,$*/ #,$*/ 03#/ 03#
! !
! !
$!
#! #%"
#
# # # # # #! # # # #
# # # # # #! # # # #
# # # # # #! #
#
!
! ! ! ! !
! !
!
!
(&
PLACE CAP NEAR MCH PIN #%"
: &&) & :1 ) ) )' )& )) &1 &1 &1 &1 &1 &1 &1 &1
#,*/ #,*1/ #*+ #,*/ #,*1/ #*+ #,*/ #,*1/ #*+ #,*/% #,*1/% #*+%
" " " "
!
!
!
!
!
!
$%# $# $# $
# $# # % % # # "# # # "# # # "#
#
# "
#
&& &%) &&
&1 &1 &1
backside caps
)) ) )( ' ' & '
<: <: &1 &1 &1 &1 &1 &1
PLACE WITHIN 150MIL OF THE MCH GND-- LAYER 2 AND 3 25VDDR -- LAYETR 4
:%
!
!
! !
! !
!
! ! !
!
&3#,*
! ! !
! !
!
%
! ! !
!
! !
! !
!
!
!
!
!
!
!
!
# # #
! # # # #
# # # # # #! # #
& 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3#% & 3#% & 3#% & 3#%% & 3#%& & 3#% & 3#%' & 3#%( & 3#% & 3#%) & 3#& & 3#& & 3#& & 3#&% & 3#&& & 3#& & 3#&' & 3#&( & 3#& & 3#&) & 3# & 3# & 3# & 3#% & 3#& & 3# & 3#' & 3#( & 3# & 3#) & 3#' & 3#' & 3#' & 3#'% & 3#* & 3#* & 3#* & 3#*% & 3#*& & 3#* & 3#*' & 3#*( & & & & 3#0- 3#0- 3#0- 3#0-% 3#0-& 3#0-
& & & &
& & & & & &! & & & &
& & & & & &! & & & &
& & & & & &! &
&
&# &# &# &#
# # # "# $# %# # "# # # # # #
" %
! # % " # "
7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$ ' 7$ ' 7$ ' 7$% ' 7$& ' 7$ ' 7$' ' 7$( ' 7$ ' 7$) ' 7$% ' 7$% ' 7*-/ 7*-/ 7*-/ 7*-/% ' ' ' '
(
1.7V*(150/301+150)=1.7V*0.3326=0.565V
: ) % ';0 ';0 ';0 /0 /0 /0
*-5 %
(
GST0:HI SDR MODE LO DDR MODE
1.7V*(100/100+49.9)=1.7V*0.667=1.1341V
:1 ) &);)* && &%
)& 1 1 * 1
PLACE CAP CLOSE THE MCH PIN
PLACE CAP CLOSE THE RES. DIVIDER CAD NOTES: 10MIL TRACE 7MIL SPACE
:
" # ! # %
7-:-5/ ' 74$3-/ ' 77/ ' 7+6/ ' 71$ ' 7-./ ' 71/ ' 76/ ' 7 ' 7 ' 7 ' 71+1-/ ' 7*4/ ' 79*4/ ' 7$* ' 7$*/ ' 7$* ' 7$*/ ' 7** ' 7**/ ' 7*$ 7*$ 7*$ 7*$% 7*$& 7*$ 7*$' 7*$( ' ' ' ' ' ' ' '
MCH BALL T13 MCH BALL U13 MCH BALL T17 MCH BALL U17
(
%%4 + %%4 +
&;(#
5
&;(#
5)
TRACE LENGTH 1500mils CAD NOTE: 5MIL TRACE , 10MIL TRACE SPACE SMRCOMP TRACE LENGTH < 1000MIL !
' *
+
+
PLEASE AS CLOSE TO THE MCH AS POSSIBLE CAD NOTE : 12MIL TRACE, 10MIL SPACE
1.8V*(150/150+150)=1.8V*1/2=0.9V RESISTOR DIVIDER PLUS 1CAP PLACED AT MIDPOINT OF BUS SHOULD NOT BE LOCATED MORE THEN 4" FROM EITHER MCH OR ICH2
:
!
!
3#'' % $713#4 ' #5 ( #5 ( #5 ( #5% ( #5& ( #5 ( #5' ( #5( ( #5 ( #5) ( #5 ( #5* ( #5*/ ( #2*-4 (
* ( () %1 ( %1 ) ( %1 %1 *
!
(
PLACE LOCATE WITHIN 0.25" OF THE ICH2 PIN B4 PLACE LOCATE WITHIN 0.25" OF THE MCH PIN P26 CAD NOTES:USE 10MIL TRACE 7MIL SPACE
$713#4 % 2/'
-:/ ( : /&;(0
& 3#* & 3#* & 3#/9& 3#/$ & 3#/$ & & & & & & & & & & & & & & & & 0 0 0 0% 0& 0 0' 0( 0 0) 0 0 3# 3# 3# 3#% 3#& 3# 3#' 3#( 3# 3#) 3# 3#
# # # # "# "# %# # # "# # # # #
PLEASE NEAR THE DIMM1 ( < 1000MIL ) # # ! " #
:% #,$/ #,6/ #,6/ #,-4-/ #,#+3/ #,#+/ #,50/ #,*-./ #,*/ #,*1+/ #,*6/ #,/ #,/ #,/ #,12/
!
PLACE CAPS NEAR MCH FOR EMI
&' 1
&& 1
1
( 1
& 1
& 1
( 1
( 1
&) 1
&( 1
') 1
'% 1
) &);)*
&);)* &1
% " # %#
!
! SEE SDR LAYOUT GUIDE
&1
CAD NOTE: 5MIL TRACE , 12MIL SPACE CAN NOT EXCEED 1.5
3.3V*(150/(150+150))=1.65V CAD NOTE: 15MIL TRACE , 25 MIL SPACE
Place Near MCH
&3#,$
&3#,
"
!
:% 5) & &1 + 4*'/% % /2
%% &1 )& &1 )' &1 %& &1 %& &1 %%) &1
1-2 ON
3-4 OFF ON OFF AUTO 100 133
CLC FILTER
PIN8 PIN14 PIN19 PIN32 PIN46 PIN50 PLACE CAP CLOSE TO CK408 PIN
2
" "
" " " "
!
!
%% % % %& )' & )( ( ( (%
%% %% /( /( %% %% &(,? %% %% %% %%
012/ 012 0+1/ 0+1 03#/ 03# +50 ( 2*50 ) 1+50$ ) 1+50* ) 1+50 1+504 1+507 ( 150+# ( +#'' ' $71'' 3#'' ( 50&
OFF OFF 133FSB
*-5 ) 0
& ( $ & ( 5
% '
0
" !
%) % % %' % %& %' %' % %% %'% )%
1 1 1 1 1 1 1 1 1 1 1 1 1
=1
( 0 &;(0 :1
%) &;(0
%'
"
"
1+50$ ) 5$50 1+50 ) 1+50* )
"
#-$-,8
100FSB
0 . %)&
%
. 33*%)& %
&#
" " "
(& ) (
%% %% %%
1+507 150+# ( 1+504
&;(0
)) 0
1
$
6 &;%3#>
'
"& "&
%)
1
$
'
&&
) )& %
&);)* &);)* &);)* &);)* &);)* &);)*
( ) )
&;(0 /&;(0 &;(0 &;(0 &;(0
:% ' &;(0 5% %&% &1 4*'%/% %% 2 + %% %1 ) %1
#
&&
&
%& %1
!
) ( (' %( % %% %% %% %% %% %%
/
!
CLC FILTER PIN 1 PIN 26 PIN 37
3#'' +#'' ( $71'' ' +50 2*50 ( 50& (
PLACE CAP CLOSE TO CK408 PIN
! !
&
&
&% &
FS4 0 1 1 1
FS3 0 0 1 1
FS2 0 0 1 1
FS1 0 0 1 1
FS0 1 1 0 1
CPU 100 133 66.6 200
3V66 66.6 66.6 66.6 66.6
PCI 33.3 33.3 33.3 33.3
3''/)
% "
!
3++'
3++'
4$$
4$$
$%&& $%&& $%&& $%&&' $%&& $%&& $%&&( $%&&) $%&& $%&&* $%&& $%&& $%&&
$% $%
1010000B
$2$ $2$ $2$ $2$' $2$ $2$ $2$( $2$)
$%+ $%+ $%+ $%+' $%+ $%+ $%+( $%+)
$%, & $%,+& $%+ $%+ $%+ $%+'
$%,-. +/ +/ +/ +/' $%+/. $%+/.
' ) +0 ' ) &
-1
$% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $%' $%' $%' $%'' $%' $%' $%'( $%') $%' $%'* $% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $%( $%( $%( $%('
1010001B
$%+ $%+ $%+( $%+)
+/ +/ +/( +/) $%+/. $%+/.'
3++'
( 3++'
8/
' 8/
&$4$$5%46%7
&$4$$5%46%7
3++'
+( 89
+* 9
+ 9
+*( 89
+ 89
+' 89
+( 89
+ 9
+ 89
+* 89
+' 89
+* 89
+) 89
+' 89
+( 89
+' 89
+( 89
+ 89
! #
"
3++'
4$$'
$%&& $%&& $%&& $%&&' $%&& $%&& $%&&( $%&&) $%&& $%&&* $%&& $%&& $%&&
$% $%
1010010B
$2$ $2$ $2$ $2$' $2$ $2$ $2$( $2$)
3++' 8/
$%+ $%+ $%+ $%+' $%+ $%+ $%+( $%+)
$%, & $%,+& $%+ $%+* $%+ $%+
$%,-. +/ +/* +/ +/ $%+/. $%+/.
' ) +0 ' ) &
-1
$% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $%' $%' $%' $%'' $%' $%' $%'( $%') $%' $%'* $% $% $% $%' $% $% $%( $%) $% $%* $% $% $% $%' $% $% $%( $%) $% $%* $%( $%( $%( $%('
)
:;
:;
+/ +/ +/ +/' +/ +/ +/( +/)
)' ) ') '( ) )) ' () ) ' )
+ +' + + + +'* + +' + + +'( +
)1 )1 )1 )1 )1 )1 )1 )1 )1 )1 )1 )1
PLACE THOSE PARTS BELOW 3RD DIMM FOR TERMINATION
&$4$$5%46%7
! #
"
IDE TRACE <= 4" ( 1@;;A ( *1+/ 1@;;A
:%
&
( 1-. ( 1+9/ ( 1+/ ( 1+6 ( 1$0/ ( +.& ( 1$ ( 1$ +-$1/
!% ! !#
PRIMARY IDE CONN. %% +- )( & % ' ( ) % & ' ( ) % & ' ( ) % % % %% %& % %' %( % %) &
!# !#
& % &( %' )
&;(0 &;(0 /0 /0 /;'0 /;'0
: : %:* :%
C: $71
:%
:
%(
)' &(
1$ (
( ) 1+./ % $71'' 7-./ 7 7 7*4/
( @;;A
@;;A &' %%
( -. ( +9/ ( +/ ( +6 ( $0/ ( +. ( $ ( $
+-$/
!% ! !#
SECONDARY IDE CONN. +- & & % ' ( ) % & ' ( ) % & ' ( ) % % % %% %& % %' %( % %) &
7*$
7*$ 7** 7*$& 7*$'
7$% 7$) &) ) &( 7$( 7$ 7$* 7$% 7$ 7$) 7$( 7*-/
#
$ (
( %/
2$ 4%$
%
7+6/
!
!
!
!
% # ( " # $#
)
#
)
&
'
)
!
)
&
$
)
! # $
)
"#
# " # # #
)
"# #
)
#
)
)
&#
# $
)
$
)
#
!
!
!
!
61--B
" %
1+/ ( ) 77/ 7 71+1-/ 79*4/ 7*$ 7*$% 7**/ 7*$ 7*$(
7$% 7$ 7$' 7$& 7$*/ 7*-/% 7$ 7$ 7$ 7$' 74$3-/
( /
7-:-5/ & 2* 4%$ 2 4%$ '
&' &1
7*-/
( 1/
)
7$& 7$ 7$ 7$
( %1/
2 % 4%$
7$* 7$( 7$ 7$% 7$
'' $
%
!
!
0
# $
)
# # # $
)
$
)
&
$
)
&
$71,;:,
# %# # $
)
! # $
)
&# $
)
&
!
!
# !
&% /
76/ 71/ 1+13-/ ( ) 71$ 7$ 7$% 7$ 7$) 7*-/ 7$*/ 7$' 7$& 7$
$713#4
7$ $713#4
1''
:
CAD NOTE: PLACE NEAR AGP SLOT
473P
( $
:
&'
& &1
&% &1
& &1
'( &1
' &1
') &1
( &1
0
''
:%
:
PLACE NEAR THE AGP INTERFACE CAD NOTE: 12MILTRACE, 25MIL TRACE SPACE
&1
473P PLACE CLOSE TO IDE CONNECTOR PIN
() /;(0
'% ;(0
0,?
:%
CAD NOTE: PLACE NEAR AGP SLOT
( $713#4 &1 '' &1 ' &1 + <: ('
* :% ' /;(0 .% /%)&
1+./
1+./ ( ) & 0,?
&& &1
'& 1+./
&1
CAD NOTE: PLACE NEAR AGP SLOT NEAR MCH PIN AA21
: & &1 C: & &1 : + %( 2
PLACE PLACE NEAR AGP PIN B66
1.5V*(1K/1K+1K)=1.5V*1/2=0.75V
Signals
1X Timing Domain 2X/4X Timing Domain Set#1 2X/4X Timing Domain Set#2
Maximum Length
Trace Spacing (5 Mil Trace)
Length Mismatch N/A
Relative To N/A GADSTB0 GADSTB0GADSTB1 GADSTB1GSBSTB GSBSTB-
Notes
NONE
GADSTB0 AND GADSTB0Must be same length GADSTB1 AND GADSTB1Must be same length GSBSTB AND GSBSTBMust be same length
PLACE ON PCI SIDE OF AGP SLOT PLACE ON PCI SIDE OF AGP SLOT # # ! " % < 500MIL AGP SLOT
:
:
7.5" 6" 6" 6"
1X TIMING DOMAIN SIGNALS GFRAMEGDEVSELGIRDYGTRDYGSTOPGPAR GREQGGNTGPIPEGRBFGWBFGST[0..2]
10 Mils 15 Mils 15 Mils 15 Mils
USBAGP+ USBAGPAGPOCPCIPMETYPEDETGPERRGSERRPIRQ0PIRQ1-
+ / - 0.25" + / - 0.25" + / - 0.25"
2X/4X Timing Domain Set#3
MISCELLANEOUS SIGNALS
2X/4X TIMING DOMAIN ROUTE 5 ON 15 FOR STROB SIGNAL ( 1 : 3 ) STROBE SIGNAL TO OTHERS 5 ON 20 ( 1 : 4 ) GAD[0..31] GBE-[0..3] GADSTB0 GADSTB0GADSTB1 GADSTB1GSBA[0..7] GSBSTB GSBSTB-
& ( ' ) ) ( ( (' ) () ((
/';0 /';0 /';0 /';0 /';0 ';0 ';0 /';0 /';0 ';0 ';0 /';0 /';0
< 100MIL AGP SLOT
) )% %
/';0 /';0 /';0 /';0 /';0 /';0
!"#
' "
!
: %:* %&& &1 :1 :* :1 CLOSE TO ICH & &1 2*
:%
: NEAR THE ICH2
%:*
') 0
:*
2$
'
0
) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $, ) $, ) $, ) $,% ) $,& ) $, ) $,' ) $,( ) $, ) $,) ) $,% ) $,% ) ) ) ) ,*-/ ,*-/ ,*-/ ,*-/%
# #
$$& $*& 6& 9 9& 6 $*% $$ $* 6% 9' 9% 6' 6 $$' 6 : $$ : $* 2& 9) 2% 6) 2 $*) 2 9 & 6 % $$ $$% $*' 6 $$) 9 $*( :% 9 :& 9 $$ $$( 9 9( 6( 6 3% 5 5% 5&
$ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% ,*-B ,*-B ,*-B ,*-B% 1+50 -:-5B 4$3-B +6B 6B 1B 1+B 150B 1$ -B 1-B 13-B -.B$<71 7B$<71' -.B*<71<1-.B 7B*<71(<7B
$3B 125B 4-B +7-B ++B + 3+ 3+B 150B +B $7$12197 #5 #5 #5 #5% #5& #5 #5' #5( #5 #5) #5 #5 #5* #5*B #31 #2*-4 1+.B$ 1+.B* 1+.B 1+.B +.& +. $1+50 $1+ $1+ -+. 1-.B 1-.B 1-.B 1-.B% 1-.B& 7B 7B 7B 7B% 7B&
$ $ * * *% % $% $& * $ *' *( $ * $) ' ( $' $( $% *& 1 1 1% & 4 ' ) 1 % $* 1& 3 3 & 7 7 # 4% 4 4 7% #
"" " " " $ %
" " " " " "$ "$ "$ "$ "$ "$ " "#"
#5 #5 #5 #5% #5& #5 #5' #5( #5 #5) #5
0,$3/ 51/ 4-/ +7-/ #,++/ + 3+ 83+/ 150/ 0*/ $7$- 19,7 : ) % &1 &1
#-3/ 51%/ 190 30/ 919/ +#+/ 250 ) 3*$ ) 3*50 -83+/
%! ! %% %(
$
0
9 : $$% 9' $* 6' 9 $$( 6( $$ $$' $*' $*( 6 3& ) 3) 1 & : 1) ) 1 6 9 6 9 $*% $* $* 6% 9% $$ 9( 6 $*) $$) 9 6) $* $$ 9) 6 6 9 0& 0% =& =% 2
71 71& #3B 51,%B 51,B 190 3,190 19*B +B 3B 2$B 250
1B B 1B% B% 1$ 1$ 1$ $ $ $ 1-. -. 1$0B $0B 1+B +B 1+9B +9B 1+6 +6 1 1 1 1% 1& 1 1' 1( 1 1) 1 1 1 1% 1& 1 % & ' ( ) % & 35+0 35+0
- -) 4 4) - $' ' *' 7 * 4 *( 7) ( 7 ( 7 $( #) # =) = 0 5 3 3 5 5 0 0 = = # # *) ) $ - * ) $) $ 2) : * 0 3
! ! !% !% !# !#
1@;;A
1/ / %1/ %/
' ' ' ' ' ' ' ' ' '
$ "
#" ! " "
$
3*$$ 3*50 3*$5-<71 71' 1+.B#<71 +2-B 50& 50& 50'' $,B $,6 $,*+,50 $,$$,2 $,$$,+ $,$$,+ 10 5$<49# 5$<49# 5$<49# 5$%<49#% 54$3-B<49#& 5.B 5.B 4 2*11 2*1 2*11 2*1 2*11 2*1 2*1%1 2*1% B B B B% --, --,+ --,2 --,#50 :*+$ 8 8 B
1$ 1$ 1$ $ $ $
NEAR ICH2 HL PIN
% 50& % 2*50 % +#'' $/ $*50 $$+ $$+ +#10 )% ;0 % ;0 5$ 5$ 5$ 5$% 54$3-/ 5./ %&
1-. ' -. ' 1$0/ ' $0/ ' 1+/ ' +/ ' 1+9/ ' +9/ ' 1+6 ' +6 ' 1@;;A '
#5* #5*/ #2*-4 1+./ 1+./ 1+./ 1+./% ' ) ' ) ) )
# # ! ! *
4$3-/
% (
& ' 8& & ' 8&
+.& ' +. ' ICH2->ATerm ICH2<->SIO -+. 1-./ 1-./ 1-./ 1-./% 1-./& 17/ 17/ 17/ 17/% ) ) ) ) ) ) ) )
% 150+# ) -:-5/ ) 4$3-/ ) +6/ ) 6/ ) 1/ -:/ ) 150/ ) 1$ ) -/ ) 1-/ ' ) 1+13-/
% % ( %
10K & & & &
@;;A
2*1C 2*1/ 2*1C 2*1/ 2*1C 2*1/ 2*1%C 2*1%/
@;;A '
/ / --, --,+ --,2 --,#50
! ! " ! $ $
%:*
) 1-./
* " * *
1+.4 5113-/
GP22_VDDAGP SEL GP23_BIOS_WPT GP27_FM3570 MUX SEL
% 71 71% 71(
% $$ 6& 9& $* $ & & 5 *& $& $*& $$&
5$,8 5$,8 5$,8 1+.B-<71 5$,8 1+.B4<71% 5$,8 1+.B7<71& 5$,8 71( 71 5$,50 71 5$,6 71% 71 71) 71 71 71 F4,G4,H3,H4,J1,C1,D1,E1,E2,E3,E4,J2 --> NC 71% 71( 71
5$,8 5$,8 5$,8 5$,8 5$,8 5$,8
((
)
" "
% 1 & & % &1 0 ** 0
&;(0
&;(0
5$,50 5$,6 %%& ' &(%1 %:* 3 ' 3 &
:3197 :-4 :-4
:% :% :
:
:*$
0
A1 A2
C
8 % 1 1 %&)
+#*
+#$
%& 1 =1)
&) &&
0 0
:
*$&< * %
%& 0
" C
2$ 2$ #&$ %(% $ 2* & % #&$ (&(* % 0
0 & 0 %& $
TRACE 10MIL, LENGTH < 500MIL ! &%
& $ $
' *1+/ ' ) 1+/
%(& $
105P %
% 1 ) 0
BAT54C A1 A2
)
&;
$
:
15ms
JP3 1-2:NORMAL 2-3:CLEAR CMOS
:% :% % ( & ' ;08&
10K
10K
105P
100P
$6 Place 104P in each corner :% $$2
#" !
%
%% %%
#" !
;0
%:*
%% % ) 3*$ ) 3*50
/&;(0 /&;(0
&' &1 & %% )) %( '1 &1
%' 2 && &1 %%% &1 %( &1
:*
&% &1
%:* :%
* FOR DEBUG ONLY
% ( & ' 0
&1 %( &1 &&& &1 %'& %1 & %1 & %1
%%
% )'
Debug only Debug only
0 0 C: %') /;(0 %' ( /0 ;(0 ;(0
:
%:*
%
%:*
%&'
) ) )
17/ 17/% 17/ 17/
" " " " " "
& ' '' &( &'
;D ;D ;D ;D ;D ;D ;D ;D 0
.( /(
Debug only
)( 0 19$8
) %(
;08&
%$
:%
.' /(
%&
;0
18P
$
Only for Debug
ICH2<->SIO
:%
:%
% & 5 % & $
CLOSE TO ICH
* *
$
& ) % % %
;D ;D ;D ;D ;D ;D ;D
(
;0 ;0
Nearthe ICH2 Power pin
$
( "
!
5+/ ++/ $4/ */ :% :
%%8&
'
&& :
*B 1 1 1 1% 1& 1 1' 1( $0B *26 15 5+B ++B -B $4B
%:*
& ;0 %) /1
101P
+#+/ (
5$ 5$ 5$ 5$% ( 5./ ( 54$3-/ ( -:/ ( 5113-/ ( -+.
( ( ( (
%' 0
( ' & ) % ) %
5$ 5$ 5$ 5$% 5.B 54$3-B 5--B 13-B -+.
) &&
%) &(0 %) &(0
7 &%& 2
.% (
!
% /1
:%
&( & & & %) % %( %' % %& %% % % &% && & &'
# " "
%'& %( % %)
%& %% %& %& %'
2(
%%8&
1 &;(08
1 %& %& %% %& %' %& )& -/ % % & & ' ( ' ( ) &;(08
(' &;(0
1$$55-5
! !
%& %'' %%
37
10P
&&
% & ( 5 % & ( $
) )
5<71 $<71
% 1 18& 3 : $B $B +$ $B 2$ $B $B +$B ' % & &) (
C: ( /&;(0 ' /
% +50 % 1+504 ( 250
!
%%
%&
(
50+ 1+50 250+
37 2& C: 6 6 6% $ $ 6& $% 6 7 (
' 18&
& % 18& 18&
/0
*
. /%)'
&&
% &;(0 (0 & 0 %1
Put caps near the end of power pin
0-650/ ( $7$( 0*/
#!
:*$ :* ;2 %
) ' ' (& ' '( ( ( ( (% ) '& ) 3 (' ) ( '
0*50B 7$3 0* :* :*$ 1+B 12B 195B<71% 3B<71%% 190<71%
124$ 9$4- 4$ %1 CPU FAN
19 ( 919/ 15/ 513/ 5/ CHASSIS ( 51%/ 25- 15- ( #-3/ *--1
/: /%%18&
%
7
. /(
(
" % %%
" !
) ( ' & %
C $ $ $% 6 6 $& 6% $ /
% & ' ( )
C:
" !
/%%18& 37
!
37
*
*)
COM1
1 1%
(
%% %& %& %'
: 51,8B<71% 9<71& 25-<71% 15-<71% :B *--1 $-1-B :+ :+ :+ :+% :+& :-$ :-* C%;%:+ C:+ /:+ /:+ % & ' ( ) % & ' ( *B *B +* *B 2* *B *B +*B & () % (
OPEN=CASE CLOSE SYSTEM FAN
C: /&;(0 ( / . /( /0* ) ' && 14:
$-1
/#-$- & &;(0 ' (0 0 .% %)'
: %&% :1 : :% C: :+ :+ :+ :+% :+& ( % % %( % %%) %% %%&
" !
12V*(10K+27K/(4.7K+27K+10K))=10.647V 12V*(10K/(27K+4.7K))0=2.8776V "
%1
& ' & 08& 0
0
%0
'0
'0
0
10K
:
" "
) ( ' & %
2' C: 6 6 6% $ $ 6& $% 6 7 ( C $ $ $% 6 6 $& 6% $ /
% & ' ( )
C:
37
%%8&
" !
/%%18&
!
3 *)
/: ( /%%18& :
37
COM2
%
7
64$ 9$4- 4$ %1
)) ) )' ) )&
37 ' 08& (& 0 & ' & ' & ' % % %& 4 % ( ) % ( ) % ( ) % %%
"
/:
:- :<+.+ +-8B 3$B *B $B 3*B +B -1B 9B 9-B $0B 91B $$B #-$B 0#7B
"$ % % %!
C: /:
4 -
64
% &&
% &;(0
% (0
9$4- 4$ %1
%"
% 0 TO CPU D+/D 1+ $7 1+ %(& %) %0
%( 0
%(% /0
" " %" % % #" " "
) /&1
% '
4$+ 4$+ 4$+% 4$193 4$193 :-4
:
5% +:* /4*/'/% 4 ;$ 15642=* 5
"
& %%1
#"
&& &1
"
$
& %
%(( 0 :+ :+ :+% 3+<71 3<+.+ 71$<71( 71*<71' 716<71 716<1'<7& 718<1<7% 718<1&<7 71*<1%<7 71$<1<7 ) % & ' (
%(' 0
7: 5
: 7$35& 4*'%/%
! # # $ $
5'
'
;0 %'& ;0 & ' ;08& % (
DEL RT2 08& *:
0
&1
"
CPU1
10K25C
# # $ $
'# '# '$ '$
'# '#
%(
4*'/%
SYSTEM
CASE &
!
10*3 =$
5&
'
%%8& : 5%
%'& %' %'' %'''
'' ' '% '
3$ 350 0$ 050
+8<71' +8<71 +8<71%&
( ')
$ $ $
$ $ # #
(' &(1
'$ '$
!
*
5
'
)% &(1
) %1
) %1
% %1
() %1
(% 1
10*3
5%( < : % =1 ) +:*
&1
&(1 &(1 & &(1
5
'
<
$:
&
)(
3 3 3 3 9%'(#4 & &( /%1 /%1 )( &% &% )) )% /%1 : /%1 + 1 1& & 1% % 1 1 &' &1 IrDA
"
7: ) ) ;0 ;0 ;0 ;0
5'
'
$7
:*
&(1
'$ '$ '# '#
7
37
2-3 ON:K/B POWER ON
) %1
( %1
& %1
%1
%( %) /&(1 /&(1 %) /&(1
%&
"
!
( 1-./ /: :
: C: /: : :% : C: /: : :% : C:
:%
AD30:D,A,B,C
* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&) * *% *& * *' *( * *) *' *' *' 1+ /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7 KEY $EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C: 1+,, <*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C: $ $% $& $ $' $( $ $) $' $' $' / C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)
:%
:%
:%
AD25:B,C,D,A
* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&) * *% *& * *' *( * *) *' *' *' 1+ /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7 KEY $EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C: 1+,, <*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C: $ $% $& $ $' $( $ $) $' $' $' / C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)
AD26:C,D,A,B
* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% *% *% *%% *%& *% *%' *%( *% *%) *& *& *& *&% *&& *& *&' *&( *& *&) * *% *& * *' *( * *) *' *' *' 1+% /: 0 7 C: C: +*/ +/ 1/ : 1/ 7 7 : 7 50 7 -./ C: $E%F $E)F 7 $E(F $EF C%;%: <*-/E%F $E%F 7 $EF $E)F C%;%: $E(F <*-/EF 7 +6/ C%;%: -:-5/ 7 50/ 1-/ C%;%: -/ C%;%: <*-/EF $E&F 7 $EF $EF 7 KEY $EF $E(F C%;%: $EF $E%F 7 $EF C: $0'&/ C: C: 1+,, <*-/EF C%;%: $E'F $E&F 7 $EF $EF C: -.'&/ C: C: $ $% $& $ $' $( $ $) $' $' $' / C: 3 + C: +$/ +/ C: : C: : 7 7 : --/ C: 7/ 7 : $E%F C%;%: $EF $E'F 7 $E&F +-5 C%;%: $EF $EF 7 $EF $E'F C%;%: 4$3-/ 7 6/ 7 1/ C%;%: */ 7 1$ $EF C%;%: $E%F $EF 7 $E)F $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $% $% $% $%% $%& $% $%' $%( $% $%) $& $& $& $&% $&& $& $&' $&( $& $&)
%:*
%:*
%:*
% 1+50$
"
# ! !" !
1+/ ' ( 17/ ( 1+13-/ ' (
% 1+50*
# !
"
# ! !" !
( ,*-/ ( $,& ( $, ( $, % 1+50
# !
"
# ! !" !
$, ( $,% ( $, ( $,) ( ,*-/ ( $,' ( $,& ( $, ( $, (
17/& ( $,% ( $, ( $,' ( $,& ( $, ( $, ( $, ( $,' (
# !
( $,% ( $,) ( $,( ( $, ( ,*-/% ( $,% ( $, ( $,) ( $,( ( ,*-/
( $, ( $,( ( $, ( $,% ( $,
'(
( 1-/
%
( 17/ ( 17/ ( 17/ ( 17/%
%)
" " " "
( 150/ ( 1$ ( -/
*** *** !
% & ' ( )
1 % & ' (
:
;(08
( 4$3-/
! # #
( 1/ ( -:-5/ ( 6/ ( +6/ %' %( / /
% & ' ( )
1& % & ' (
:
;(08 ( 3*50 ( 3*$
:
!" !
( ( ( ( ( ( ( ( 1-./% 1-./& 1-./ 1-./ 1-./ 1-./ 1+./ 1+./%
:
:% %) %( &1 &1 &1 % % &1 &1
% & ' ( )
1% % ' ( &
;(08
% $
(
101P
PLACE CLOSE TO PCI5 SLOTS ' ( 1+./ %:*
%% (
;'0 ;'0 :%
%)
;(0 :%
%
0
' ( 1+./
%
/;0
22K Only for Debug
) "
!
:%
78L05
C:
O
G
I
+
%' :% $: :
%' &1
%&' &1
%
) &1
$:
" "
'
1 1
%
1K
5 5'
5+5 5+ &) 1 $7 1
1K
2 :2 + %&
5
& %
5++
+ DIP 7 7 $7 $7 %& &1
4*'/% % / ' 1 % ' /&;(0 2 $5$
/0 $7 $7
& /0
5+- +
!
/
& /&1 /(5 4*(
$7
$7
BODY OF CONNECTOR TO BE GND
$ 0/S8
A
(% 1 $7 '% '( &;(0
" ! " #" !! !!
+
% & ' )
%% %%
" ! !
!
# &% &" "& &%& &%& " &" " &
& " &" & " &" & " " & & & "%& "%& '& '& % % %&% " &%& " &%& "& " "
!
" "
( &1
5+5 83+ 105
$2+
!
5+ 83+-4 10
/ /
$7
#-$-8
' 1
$7
' '' /';0 (BOX)
$7
$7
' /&;(0
% & /+
% 1 & 3 % 1
&;('3 8
$ $
$:
'&" '&% %
$7
$7
!! !!
;0
& + ( 2
0 83+-4
:%
%)
"
"&
'
'
!
) /;0 ' 0
$7 5
% /0
"%"
%(
!
% &1 % / )( &1 % /&1 %) 1 % 1
"
1
83+ 1
2 %( 1 %' 1 %& 1 $7
& %
!
( 1
3+ 3+
10K
: % 0 %& 0 %' 0 ( 5$,8 ( 5$,6 ( 5$,8 ( 5$,8 :* $/
$7
"
$7
LINE_OUT
* * *% *& * *' *( * *) * * * *% *& * *' *( * *) * * * *% *& * *' *( * *) *% & &1 --:- --:- --:- 7 --:- --:- 7 5$,8 5$,6 7 5$,8 5$,8 7 --:- C:2 2*,B 7 /: C%;%: 7 --,2 --,#50 7 3*,$ 3*,5 1+3$6,B 7 6 $$,2 *+50 --:- --:- 7 --:- --:- 7 5$,8 5$,8 7 5$,50 5$,8 --:- 2*C 7 2*/ C: 7 C%;%:2 C: 7 --,+ --, 3*,$ 3*,$ 3*,$ --B --:- $$,+ $$,+ 7 $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $ $ $ $% $& $ $' $( $ $) $%
" " "$ "#" "$ "$
"$ "$ " "$
5$,8 ( 5$,8 ( 5$,50 ( 5$,8 (
!
/: :%
C: %:* :
( --,+ ( --,#50 % & ( 5 ( $6 ( $$2 ( $*50
* " " "%" #" !
&& &1
* ! " " " "
& &1 %' 0
--,2 ( --, ( $ % & ( $/ ( $$+ ( $$+ (
%' 0
%'%
0
%'
;0
+
&( &1
!! !!
5( %%' %% &( &( 5& ( 0 ' 0 +
10 105 & $ &( $
& %
10
:%
&1 & %& 2' :11 49# 49# 49# 49#% 49#& B ++B 50 91B *5B +<:+5 :$ 7$ 49# 471+ 471+ 471+ 471+% 471+& 42 42 42 42 42 + + + +% : : 7 7
102
101P
& &1 $7
101P
( 5$ ( 5$ ( 5$ ( 5$% ( 54$3-/ ( -:/
% & ( % & % ( )
%"
&;(0 %%
' & % % ) ) % ' '
$7 1'' ' '' '
%& ;0 C: %
:% %)% 0
$ %"
( /&1 (& /&1 ') /&;(0
' /&;(0 '& /&;(0 ' /&;(0
$28 % & /$28
$
% 1+507 :% ( 71% %
%
&( :%
&;(0
.%% %)&
$7 (BOX HEADER)
(
:% ( #,++/
"
&'
VCCP &;(0
HOST->FWH
GP23 HI:UNLOCKED LO:LOCKED
*
& &1
.%& %)&
$7 $7 BODY OF CONNECTOR TO BE GND
VOLTAGE MODIFIER : VCCP -> VCC3
32PIN PLCC
'())
"
!
: %( :%
: %)& :
<-- IDE1
%)' %%0 ' +-$1/ ' +-$/
0
0
& &&
:
%% / %%% %& &;(0 %%( * .& %)& * . %)& : % *2>>- /( %( 1
&& && &(1
<-- FPIO
$/
!
<-- IDE2
SIO->
%' 0
*--1
ICH2-> PLED-->L ==> GLED-->Black PLED-->H ==> GLED-->Light BIOS --> S1 State
( +#10 :
% 0
*2>>
'
-->FPIO
:
5%) /4*/'/% 4% 5%
%)% 2 & &1
&( &;(0
--> FPIO
SIO -->
15- 2*
* .% /%)& -
%' 0 %' /
2*
40Mil Trace width
( /
/4*'/%
!
%)) &1 %&& '0
4*'/% 2*
&
!
&
& /&(1
:* )& &;(0
5V*(560/(560+470))=2.718V
#-$- 8 &% $ 5% /4*'/%
:%
SIO -->
25- /&&
FPIO -->
3+41/ %( /
471P
$
--> ICH2
-83+/ (
20mil
40Mil Trace width
5( /4*/'/% 4
( &1
H--> 3.3V L--> 3.3V*(100/(8200+100))=0.0398V
&% /1
FPIO --> %
%)
--> SIO %
& 0 19
+:* 42-,3 ( / 10mil
20mil % 20mil 0
37 5) &(<$
!
%'' &1
&
& /
20mil
=
&
20mil
5V*(10000/(10000+200)=4.902V
&%( &1
5V*(560/(560+470))=2.718V
10mil
)) '0
%' /
37
$82*
: %)
41 % ( ) % ( ) % 4,15 %& %% %(( 1 ACPILED 1 3 2 4 PWR BTN & ' & ' &
#!
%& %%
0-650/ SPKR : RESET : TURBO LED
'
% /
% 08& &) &' &(1 &(1
1 3 5 7 9 11 13 15
2 4 6 8 10 12 14 16
POWER LED
TURBO S/W
: :*
%'
%&)
%% /%%
3+41/ %) %%
20mil ( ( ( ( 2*1/ 2*1C 2*1%/ 2*1%C
8&
5%& 5%% 5%' 5%
&( &(1
& &
& &(1
%
:* IDELED
1 3
2 4
SMI S/W
/&(18&
2*
Close to USB CON.
<1000mils ( 2*1/ ( 2*1C ( 2*1/ ( 2*1C
<-- SIO
4*& ) 4*'%/' 4*'%/' 4*'%/' 4*'%/' ' &(1 '& &(1 '% &(1
&
%:*
:*
:*
%:*
& /
513/
8&
4*% 4* 4*
0
%)(
22ms Delay
%)
&
' &(1
&
2)$ #&*
& % (
2)* & #&*
3V
& ;0
& /0
10K
!
&% &;(0
0
--> ICH2
30/ (
) /&(18&
%( /%0
.% 0 /%)' &%% 1 %'& /0
( %)) $
5V*(4.7/(2.2+4.7))=3.406V
22K
08&
Close to USB CON.37
CAP CLOSE TO USB CONN. %() /;0
* -
. /%)&
3.3V*(1.2/(3+1.2))=0.943V 2.5V*(1.2/(3+1.2))=0.714V
WAKE ON MODEM
:* 93
59$0- /&&
+#+/ (
93 :* &' &1
( &&
&& 0
%( 0
.) 33*%)&
95
95 &) &1
' +&&
WAKE ON LAN
&% &1
&%*)
"
!
C:
C:
:3
/
) ;2<
2
& 3*
' ) 2 .( +%(& .) 5 #<+1 + &;(/ (( + ( 2 + ) 2 + % 2
! %%
%% "
:1 :1 % ( + 2 + 2
2
Socket North
VID4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
VID3 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
VID2 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0
VID1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
VID0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
VCORE OFF 1.100 1.125 1.150 1.175 1.200 1.225 1.250 1.275 1.300 1.325 1.350 1.375 1.400 1.425 1.450 1.475 1.500 1.525 1.550 1.575 1.600 1.625 1.650 1.675 1.700 1.725 1.750 1.775 1.800 1.825 1.850
;2 % 1937 . ( :%
/2
' 0 & 0 ' ';)0,?
%%*
'
;/ +%( /;/ ; &(1 3* ) &;(/
& .% 1 + ' 2 + ( 2 + % 2 + % + 2 ' + '( 2
"" %
% 3* ') & &
/2
Socket South
/+%( 5% ( 2 . +%(& . #<+1 + )(
+
+ )
+ )&
+ )
+ %
+ )
+ %
+ '(
+ (%
0
%%
:3 :
0
% 2
" "
" " "
: ) 0
"
%( 2
( ( &' &)
;/ +%( /;/ ; &(1
& 1 .%' /+%(
+ ((
+
+ '
+ (&
+ (
%
!
2% 4$)%
Close CPU
&) :1
' &' :* :* /
&% 0
.& %)& 15/ & &;(0
&( &;(0
:*
. ( .' (
% &1 : /: /: :% $819 :% C: : : $9/ % :
&& 0 ' 61--B
5- /-,5-
!
)
)
)
#
$819
!
% 0 %'' :* & 1 & %1 2* & (&(* & %1 && 0 %& %)( 2 ' #&$ 2 2 ' (&(* :%
%
%
)
%$
19$8 (
#&$
: C: /: /: ' % &1 &1 &1 %% ' &1 &1 % /
FPIO--> SIO -->
%'( / ) 2 (&(*
%&( 0
%!
Default VCCP = 1.725V
VID[4..0]=1,1,1,1=VCCP->0.000V VID[4..0]=0,0,0,0=VCCP->1.850V
190 (
Place Caps Close +12VPWR Pin
5/
Place Caps Close ATXPOWER Pin
%%
:% &1
:%
% 0 2 % & ( 5 % & ( $
0
$8:
:+ :+ :+ :+% :+& :%
:+ :+ :+ :+% :+&
FOR FM3570
!
%" " % " '& " "
"
43%(3
!
C:19 ) % 1:+ 1:+ 1:+ 1:+% 1:+& 71( (
223-101091-110
C: 5 :3
<$) &1 &1 :% : ' 2<': +
% <':
+
%(
+
& <':
%% &1
TO PWM REGULATOR and I/O WHM
<':
1
&1
$81)
VID Adjusetable
Function
)
)
$2819
&1
&
/,1&
/
2<';%:
Place Caps Close AUXPWR Pin
12VATXPOWER SPEC. Ver. 1.0
+',"!-$.
"
!
:%
( '',? 2)$
) 2 . %
+ ( ;0,?
53%&3
: % 2
1.5V/7A
+
:*
2.5V
% : 5&% (% %),? 2)*
:%
'0,?
71 (
1.8V
+ (& 0,? +
+
/2
. (-
53%&3 .' #24('(% : & 2
GP22 1 0
VCC15 1.5V 1.6V
1.8V/2A
:%
:%
& ;0,? ANODE
1.25V
2) .% ( 53%&3
+ %%( 2
+ %(' 2 %:*
+ !
REF CATHODE TL431 Top view
& 0,? + C: ' ;2 2/'
::+
2% /5(/$= :*
% :*
1.2V/0.1A
"
%
% /
0.6A
$9/ ) && :*
%'( /2
+
% ;0,?
1.0V
+
-
2)
%& 0 1937
%% /&&
% (
1V
%) 0,?
53%&3 %( 0 % 2
10mS
.( (
10V
VOUT=1.25*(1+RGND/ROUT)
2& 5(/$= :*
1V
DELAY TIMES = 10ms
&& &;(0
:%
"
%
%:*
3mS
* . %)'
:
0.6A
%%' ,? + %) 2
C: %)
(
%% '&,?
( &(
& /&;0,?
&% /&;(0
.) %)&
;2 .% /(-
.%(
%' /;2
& /)),?
/(-
$
% "
!
:% &
C : : %( + : &) &1 %() &1 / % &1 % + & & %1 %1 %&( %1 +
/ %') %( &1 %' &1 ' &1 %) &1
:
:% &1 ( &1 ' &1 &1 %% 1 %% 1
2 A.0 %% &1
+
+
A.0
&%' 1 &1
+
2
#&$ :% : :%
%& &&( &1 %( &1 &1
3 4+3$0
3% 4+3$0
3 1$&33
3 1$&33
3' 1$&33
3& 1$&33
#&$ 24 %
&1 %)& &1
=1( 4+3$0/#+1
=1
=1 4+3$0/#+1
=1&
=1 4+3$0/#+1
=1% 4+3$0/#+1
4+3$0/#+1
4+3$0/#+1
:* &% : %% &1 % &1 :*$ &1 %)' &1 %' &1 &' &1 % &1
%:* %) &1 %% &1 &% &1 & &1 ) &1
3#
!
3#
!
3#&
!
3#'
!
3#%
!
3#
!
%
& "
!
5$: 5$:
5% 4*'%/% :%
5 4*'%/% '
5 4*'%/% %
6 502 ) 3# 8$54* (G4 % 7
0
%& 7 ;2 % 0
.& /%)' && 5$: 5$: %% ;2 %:* %:* 3* ;2 :% 3* ( VO33 5(
:5
;2
7
;2
7
(G4 7
7
502 8$54* 1+13-/ :5
59$0- 1+13-/ ' ( ) +
5$:
% 2
4*'/%
%% ;'0 7
5- 5$: 5$: '
5 %
/
/5- $! $% " &
$"! $"%
4*'%/%
5$:
;2 7 5$:
!
!
!
"% '( ' '" ( '"
' '
2
%
;'0
5$: :* :* 2(
&) % 5$50
( 1+.4 ' ( ) 1+/ ( 17/% ( ) 1-./%
( ) ,*-/%
! " %
!
1+.4 1+/ 5$50 17/% 1-./% $,% $,% 7 $,) 5$: $, $,( $,' $, $,& 5$: 5$: ,*-/% $,) $,%
! ! ! ! !
! ! ! ! ! !!
" $
!
"
' " %
!
!
5$$28 -- --0 --+ -- $, $, 7 $, $,% 5$: 5$: $,& $, $,' 5$: 5$: $,( ,*-/ 7
/;'0
-- --0 --+ --
" %
)%&'
5$: 7 & ;2 7
5$:
,*-/ ( )
!
!
!
5*5/5.41
+
) 2
;2
;2
;2
' ;2
) ;2
' ;2
! ! ! ! ! #! "#! ! ! ,*-/ ( ) 1$ ( ) -/ ( ) 1-/ ( ) 1/ ( ) $,@;;%A
( ) ,*-/ ( ) 4$3-/ ( ) +6/ ( ) 6/ ( ) -:-5/ ( ) $,@;;%A
5$: 5- 5-
%:* 25,* CONNECTOR TOP VIEW P/N:UB1112C-L1 (FONCONN) L9 L10 L11 L12
5$: /;2 /;2 + ( 2
! %% %
;2
8C 8/
%( %
o
UL-2 LAN
o
L7 L5 L3
o
L1 H2 H4
o
%
2 8C 8/
o x
% % % %
H1 H3
o o o o o o o o L8 L6 L4 L2
U1 U5 U2 U3 U7 U4 U8
x o
8+C 8+/
( (
4
'( ' ' '(
%( %
25/ RJ45 5
H5
8/
UL-1
USB
8C
& (
%) (
x o
x ooooo o x o o o o o x o x
U6 H6 H8
H7
x o
%
/;2 /;2
/
& (
/;2
+
%
5$: &) (
/4*'/%
-++*/0
"
!